软件开发

软件开发软件架构设计 CVS SVN VSTS PowerDesigner Rational 软件测试

当前位置: 首页 > 教程频道 > 软件管理 > 软件开发 >

数字集成电路设计-3-除法器的verilog简略实现（续）

2012-09-24

数字集成电路设计-3-除法器的verilog简单实现（续）引言1，改成clk方式。2，添加clk,50MHz。3, 添加rst，同步复位

数字集成电路设计-3-除法器的verilog简单实现（续）

引言

1，改成clk方式。2，添加clk,50MHz。3, 添加rst，同步复位。4，添加calc_done,指示计算完成，高有效。

3.1 模块代码

查看更多下一篇

本文网址：https://www.reader8.net/jiaocheng/20120924/2055474.html

热点排行