MIPI DSI 低速模式的速度是如何控制的？最近看了一下MTK的MIPI DSI low power mode的控制，发现MTK平台提供
MIPI DSI 低速模式的速度是如何控制的？
最近看了一下MTK的MIPI DSI low power mode的控制，发现MTK平台提供的计算公式要提高low power mode的速度，会降低high speed mode速度，请教高手是不是所有MIPI DSI的low power mode和high speed mode的速度控制都是相反的？即是否要提高low power mode的速度，必须要以降低high speed mode的速度为代价？low power mode的速度到底是如何控制的？
[解决办法]
这两种模式是可以同时工作的吗？好象不是这个样子的哦。
在进入lp模式的时候，是要停掉hs模式先，最多交替使用，就是在不用hs传输图像数据的时候（可以是vsync blank期间，反正这个blank是以lp的bandwidth来计算的）进入lp模式用来传输控制数据。
另外，所谓提高lp模式的速度，大概是指escape clock的频率，例如10M往上，有的MIPI DPHY不能设置过高，都有个上限值。