fpga verilog 8位加法器,该如何解决

2013-01-26

fpga verilog 8位加法器用相同的两个键分时输入A[7..0],B[7..0]的值,用sel选择是给A还是B，代码如下，但为啥

fpga verilog 8位加法器
用相同的两个键分时输入A[7..0],B[7..0]的值,用sel选择是给A还是B，代码如下，但为啥A,B值总是相同的，搞好久了，不知错在何处，求指导。