| 商家名称 |
信用等级 |
购买信息 |
订购本书 |
|
|
 |
Cadence高速电路板设计与仿真(第3版) |
 |
|
|
Cadence高速电路板设计与仿真(第3版) |
|
基本信息·出版社：电子工业出版社
·页码：654 页
·出版日期：2009年07月
·ISBN：7121090678/9787121090677
·条形码：9787121090677
·版本：第3版
·装帧：平装
·开本：16
·正文语种：中文
·丛书名：EDA应用技术
内容简介 《Cadence高速电路板设计与仿真（第3版）》以Cadence Allegro SPB 16.2为基础，以具体电路为范例，详尽讲解元器件建库、原理图设计、布局、布线、仿真、CAM文件输出等PCB设计的全过程，包括原理图输入及器件数据集成管理环境的使用，中心库的开发，PCB设计工具的使用，以及高速信号仿真工具的使用等。无论是对前端设计开发（原理图设计），还是对PCB板级设计，以及PCB上的高速电路分析，《Cadence高速电路板设计与仿真（第3版）》都有全面的参考和学习价值。
编辑推荐 《Cadence高速电路板设计与仿真(第3版)》是由电子工业出版社出版的。
目录 第1章 CadenceAlIegroSPB16.2 简介
1.1 概述
1.2 功能特点
1.2.1 功能模块
1.2.2 特有功能
1.3 设计流程
1.3.1 前处理
1.3.2 中处理
1.3.3 后处理
1.4 CadenceAllegroSPB新功能介绍
1.4.1 导入／导出数据库参数
1.4.2 新增Microvia选项
1.4.3 将SameNetSpacing增至ConstraintManager
1.4.4 合并Shape
1.4.5 交互式扇出
1.4.6 增加线宽选项和工作模式选项
1.4.7 未布线连接状态
1.4.8 新属性
第2章 Capturo原理图设计工作平台
2.1 DesignEntryCIS软件功能介绍
2.2 原理图工作环境
2.3 设置图纸参数
2.3.1 设置颜色
2.3.2 设置格点属性
2.3.3 杂项的设置
2.3.4 设置其他参数
2.4 设置设计模板
2.4.1 字体设置
2.4.2 标题栏(TitleBlock)设置
2.4.3 页面尺寸(PageSize)设置
2.4.4 格点参数(GridReference)设置
2.4.5 设置层次图参数
2.4.6 设置SDT兼容性
2.5 设置打印属性
第3章 制作元件及创建元件库
3.1 创建单个元件
3.1.1 直接新建元件
3.1.2 用电子表格新建元件
3.2 创建复合封装元件
3.2.1 创建U?A
3.2.2 创建U?B、U?C和U?D
3.3 大元件的分割
3.4 创建其他元件
习题
第3章 创建新设计
4.1 原理图设计规范
4.2 Capture基本名词术语
4.3 建立新项目
4.4 放置元件
4.4.1 放置基本元件
4.4.2 对元件的基本操作
4.4.3 放置电源和接地符号
4.4.4 完成元件放置
4.5 创建分级模块
4.5.1 创建简单层次式电路
4.5.2 创建复合层次式电路
4.6 修改元件序号与元件值
4.7 连接电路图
4.7.1 导线的连接
4.7.2 总线的连接
4.7.3 线路示意
4.8 标题栏的处理
4.9 添加文本和图像
4.10 建立压缩文档
4.11 平坦式和层次式电路图设计
4.11.1 平坦式和层次式电路特点
4.11.2 电路图的连接
习题
第5章 PCB设计预处理
5.1 编辑元件的属性
5.1.1 编辑元件属性的两种方法
5.1.2 指定元件封装
5.1.3 参数整体赋值
5.1.4 分类属性编辑
5.1.5 定义ROOM属性
5.1.6 定义按页摆放属性
5.2 Capture到AllegroPCBEditor的信号属性分配
5.2.1 为网络分配PROPAGATION-DELAY属性
5.2.2 为网络分配RELATWE-PROPAGATION-DELAY属性
5.2.3 为网络分配RATSNEST-SCHEDULE属性
5.2.4 输出新增属性
5.3 建立差分对
5.3.1 为两个Flat网络建立差分对(手动建立差分对)
5.3.2 为一个设计中多对Flat网络同时建立差分对(自动建立差分对)
5.4 Capture中总线(Bus)的应用
5.4.1 平坦式电路图设计中总线的应用
5.4.2 层次式电路图设计中总线的应用
5.5 原理图绘制后续处理
5.5.1 设计规则检查
5.5.2 为元件自动编号
5.5.3 回注(BackAnnotation)
5.5.4 自动更新元件或网络的属性
5.5.5 生成网络表
5.5.6 生成元件清单
5.5.7 属性参数的输出／输入
习题
第6章 Allegro的属性设置
6.1.Allegro的界面介绍
6.2 设置工具栏
6.3 定制Allegro环境
6.3.1 设定设计参数
6.3.2 设置格点
6.3.3 设置Subclasses选项
6.3.4 设置B／BVia
6.3.5 电路板的预览功能
6.3.6 打印设置
6.3.7 设置自动保存功能
6.4 编辑窗口控制
6.4.1 鼠标按键功能
6.4.2 画面控制
6.4.3 使用Strokes
6.4.4.设置快捷键
6.4.5 定义颜色和可视性
6.4.6 定义和运行脚本
习题
第7章 焊盘制作
7.1 基本概念
7.2 热风焊盘的制作
7.2.1 标准热风焊盘的制作
7.2.2 非标准热风焊盘的制作
7.3 通过孔焊盘的制作
7.4 贴片焊盘的制作
第8章 元件封装的制作
8.1 封装符号基本类型
8.2 集成电路封装(IC)的制作
8.2.1 利用向导制作(IC)封装
8.2.2 手工制作(IC)封装
8.3 连接器(IO)封装的制作
8.3.1 制作标准连接器封装
8.3.2 边缘连接器(EdgeConnector)制作
8.4 分立元件(DISCRETE)封装的制作
8.4.1 贴片的分立元件封装的制作
8.4.2 直插的分立元件封装的制作
8.4.3 自定义焊盘封装制作
习题
第9章 电路板的建立
第10章 设置设计规则
第11章 布局
第12章 高级布局
第13章 敷铜
第14章 布线
第15章 后处理
第16章 加入测试点
第17章 电路板加工前的准备工作
第18章 Allegro其他高级功能
第19章 高速PCB设计知识
第20章 仿真前的准备工作
第21章 约束驱动布局
第22章 约束驱动布线
第23章 后布线DRC分析
第24章 差分对设计
附录A User Preferences 设置
附录B DRC错误代码
B.1 单一字符的错误代码
B.2 双字符的错误代码
附录C 焊盘设置规则
参考文献
……
序言 Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通信设备，以及计算机系统中的尖端半导体器件、PCB和电子系统。
Cadence公司的电子设计自动化（Electronic Design Automation）产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。同时，Cadence公司还提供设计方法学服务，帮助客户优化其设计流程；提供设计外包服务，协助客户进入新的市场领域。全球知名半导体与电子系统公司均将Cadence软件作为其设计标准。
本书主要就Allegro系统互连设计平台做详尽讲解，具体内容涉及如下4项。
1.PCB设计
随着PCB越来越复杂，设计团队之间的高效协作变得至关重要。Cadence（r）提供两个集成的，从前端到后端的设计解决方案，帮助应对今天的复杂PCB设计困难。我们的Allegro（r）PCB Design L系列适于对那些成本敏感的小规模到中等规模的团队，同时具有随着工艺复杂度增加而伸缩的灵活性。Allegro PCB Design XIJGXL系列是一个完整的解决方案，用于先进的高速、约束驱动的PCB设计。Allegro PCB Design XL／JGXL系列的特性是AllegroConstraint Manager独特的约束管理解决方案，能够跨设计流程同步管理电气约束，如同一个无缝过程。
2.高速PCB设计与分析
不断提高的密度、复杂度和更快的边界速度意味着设计者必须在整个设计过程中应对高速设计问题。后布局分析的时代——在最后的阶段应对高速设计问题，已经走到了尽头。今天，设计者需要一个集成的设计环境，能够从设计周期的开始到布线持续解决高速问题。
3.集成电路封装与分析
持续不断的技术突破和强烈的市场需求给集成电路封装的设计者和工程师带来极大的压力。随着纳米级的集成电路的出现，芯片将包含更多的功能，并具有比以往更高的性能。同时，封装技术正在经历迅猛的变化，包括可以容纳超过1000根I／O引脚的多层倒装封装，可以作为SOC的现实选项的堆叠硅片系统封装。这种封装技术的变化需要我们的工程师采用硅片一封装一PCB协同设计方法，因为假如我们要获得最佳的器件性能和完整性，封装不能脱离芯片和系统单独设计完成。
文摘 插图：
（4）针对高速、高密度PCB系统设计，Cadence改变了传统的先设计、再分析的方法，提供了设计与分析紧密结合的全新设计方法和强有力的设计工具PCBSI。
1.3 设计流程
整个PCB的设计流程可分为下列3个主要部分。
1.3.1 前处理
此部分主要是进入.PCB前的准备工作。
1.原理图的设计
设计者根据设计要求用Capture软件绘制电路原理图。
2.创建网络表
绘制好的原理图经检查无误后，可以生成送往Allegro的网络表，网络表文件包含3个部分，即pstxnet.dat、pstxprt.dat和pstchip.dat。
3.建立元器件封装库
在创建网络表之前，每个元器件都必须有封装。由于实际元器件的封装是多种多样的，如果元器件的封装库中没有所需的封装，就必须自己动手创建元器件封装，并将其存放在指定目录下。
4.创建机械设计图
设置PCB外框及高度限制等相关信息，产生新的机械图文件（MechanicalDrawing）并存储到指定目录下。
1.3.2 中处理
此部分是整个PCB设计中最重要的部分。
1.读取原理图的网络表
将创建好的网络表导入Allegro软件，取得元器件的相关信息。
2.摆放机械图和元器件
首先摆放创建好的机械图，其次摆放比较重要的或较大的元器件，如I／O端口元器件，集成电路，最后摆放小型的元器件，如电阻、电容等。
