基本信息·出版社：电子工业出版社 ·页码：793 页 ·出版日期：2009年04月 ·ISBN：7121084228/9787121084225 ·条形码：9787121084225 ·版本：第1版 · ...
| 商家名称 |
信用等级 |
购买信息 |
订购本书 |
|
|
 |
数字逻辑与VHDL设计(第3版)(英文版) |
 |
|
|
数字逻辑与VHDL设计(第3版)(英文版) |
|
基本信息·出版社：电子工业出版社
·页码：793 页
·出版日期：2009年04月
·ISBN：7121084228/9787121084225
·条形码：9787121084225
·版本：第1版
·装帧：平装
·开本：16
·正文语种：英语
·丛书名：国外电子与通信教材系列
·外文书名：Fundamentals of Digitla Logic with VHDL Desingn,Third Edition
内容简介 《数字逻辑与VHDL设计(第3版)(英文版)》适用于数字逻辑设计的简介课程，主要目标如下：(1)教授学生关于手工进行数字设计的基本概念；(2)给出使用CAD工具手工设计数字电路的详细方法。内容涉及设计数字系统的过程、逻辑电路的基本概念、数字电路、组合电路的综合、执行算术运算的电路、用做构件块的组合电路、存储器、同步顺序电路、异步顺序电路、真实系统设计中出现的实际问题、电路测试以及CAD流程等。
《数字逻辑与VHDL设计(第3版)(英文版)》可作为计算机和电子工程等专业本科生及研究生的教材，也可作为集成电路设计人员参考书。
编辑推荐 《数字逻辑与VHDL设计(第3版)(英文版)》新特性：给出了大量的示例，又仅包含几个基本的逻辑元素的电路到像简单处理器的数字系统；深入揭示了现代数字电路技术，强调了可编程逻辑器件；全书设计示例中大量使用IEEE标准VHDL语言，且该语言的介绍方式由浅入深，包含《数字逻辑与VHDL设计(第3版)(英文版)》PPT及提供给教员习题解答的网站为www.mhhe.com/brownvranesic.
目录 第1章 设计概念 1
1.1 数字硬件 2
1.1.1 标准芯片 4
1.1.2 可编程逻辑器件 4
1.1.3 定制芯片 5
1.2 设计过程 6
1.3 数字硬件设计 8
1.3.1 基本设计环 8
1.3.2 计算机结构 9
1.3.3 数字硬件单元设计 12
1.4 本书中的逻辑电路设计 16
1.5 理论与实践 16
1.6 二进制数 17
1.6.1 十进制数和二进制数间的转换 18
参考文献 20
第2章 逻辑电路基础 21
2.1 变量与函数 22
2.2 求逆 25
2.3 直值表 26
2.4 逻辑门与网络 27
2.4.1 逻辑网络分析 29
2.5 布尔代数 31
2.5.1 维恩图 35
2.5.2 符号与术语 37
2.5.3 运算顺序 39
2.6 使用AND、OR和NOT逻辑门的综合 39
2.6.1 积和与和积 41
2.7 NAND和NOR逻辑网络 47
2.8 设计示例 52
2.8.1 三路灯控制 52
2.8.2 乘法器电路 53
2.9 CAD工具基础 56
2.9.1 设计输入 56
2.9.2 综合 58
2.9.3 功能仿真 59
2.9.4 物理设计 59
2.9.5 时序仿真 59
2.9.6 芯片配置 60
2.10 VHDL基础 60
2.10.1 VHDL中数字信号的表示 62
2.10.2 编写简单的VHDL代码 62
2.10.3 如何才能不编写VHDL代码 64
2.11 结论 65
2.12 例题 66
习题 69
参考文献 74
第3章 实现技术 77
3.1 晶体管开关 79
3.2 NMOS逻辑门 82
3.3 CMOS逻辑门 85
3.3.1 逻辑门电路的速度 91
3.4 负逻辑系统 91
3.5 标准芯片 95
3.5.1 400系列标准芯片 95
3.6 可编程逻辑器件 98
3.6.1 可编程逻辑阵列(PLA) 98
3.6.2 可编程阵列逻辑(PAL) 101
3.6.3 PLA和PAL的编程 103
3.6.4 复杂可编程逻辑器件(CPLD) 105
3.6.5 现场可编程门阵列 109
3.6.6 使用CAD工具实现CPLD和FPGA中的电路 114
3.6.7 CPLD和FPGA的应用 114
3.7 自定义芯片、标准单元和门 114
3.8 实际考虑 118
3.8.1 MOSFET制造与行为 118
3.8.2 MOSFET导通阻抗 121
3.8.3 逻辑门中的电压电平 122
3.8.4 噪声容限 123
3.8.5 逻辑门的动态操作 125
3.8.6 逻辑门的功率耗散 128
3.8.7 通过晶体管开关传递1和0 130
3.8.8 逻辑门的扇入和扇出 132
3.9 传输门 138
3.9.1 异或门 139
3.9.2 乘法器电路 140
3.10 SPLD、CPLD和FPGA的实现细节 140
3.10.1 FPGA中的实现 146
3.11 结论 149
3.12 例题 149
习题 157
参考文献 166
第4章 逻辑函数的优化实现 167
4.1 卡诺图 168
4.2 化简策略 176
4.2.1 术语 177
4.2.2 化简过程 179
4.3 和积形式的化简 182
4.4 不完全定义函数 184
4.5 多输出电路 186
4.6 多级综合 189
4.6.1 因式分解 190
4.6.2 功能分解 194
4.6.3 多级NAND和NOR电路 199
4.7 多级电路分析 200
4.8 立方表示 207
4.8.1 立方和超立方 207
4.9 化简的表格方法 211
4.9.1 素数生成 212
4.9.2 化简推导33 213
4.9.3 表格方法小结 219
4.10 化简的立方技术 220
4.10.1 基本的素数项确定 222
4.10.2 查找最小公倍数的完整过程 224
4.11 实际考虑 227
4.12 VHDL代码电路综合示例 228
4.13 结论 232
4.14 例题 233
习题 241
参考文献 246
第5章 数字表示和算术电路 249
5.1 数字系统中的数字表示 250
5.1.1 无符号整数 250
5.1.2 八进制和十六进制表示 250
5.2 无符号数的加法 252
5.2.1 分解的全加器 256
5.2.2 行波进位加法器 256
5.2.3 设计示例 258
5.3 有符号数 258
5.3.1 负数 258
5.3.2 加法和减法 262
5.3.3 加法器和减法器单元 266
5.3.4 R补方案？？？ 267
5.3.5 算术溢出 271
5.3.6 性能问题 272
5.4 快速加法器 273
5.4.1 前进位加法器 273
5.5 使用CAD工具设计算术电路 280
5.5.1 使用方案捕获设计算术电路 280
5.5.2 使用VHDL设计算术电路 283
5.5.3 VHDL代码中的数字表示 286
5.5.4 算术赋值语句 287
5.6 乘法 291
5.6.1 无符号数的进位乘法器 293
5.6.2 有符号数的乘法 293
5.7 其他数字表示 295
5.7.1 定点数 295
5.7.2 浮点数 297
5.7.3 二进制编码十进制表示 299
5.8 ASCII字符码 302
5.9 例题 305
习题 312
参考文献 316
第6章 组合电路构件块 317
6.1 乘法器 318
6.1.1 使用乘法器的逻辑函数的综合 323
6.1.2 使用香农扩展的乘法器综合 326
6.2 解码器 331
6.2.1 多路输出器 335
6.3 编码器 337
6.3.1 二进制编码器 337
6.3.2 优先编码器 338
6.4 编码转换器 339
6.5 算术比较电路 340
6.6 组合电路中的VHDL 341
6.6.1 赋值语句 341
6.6.2 选取信号的赋值 342
6.6.3 条件信号赋值 346
6.6.4 生成语句 350
6.6.5 并发与顺序赋值语句 352
6.6.6 过程语句 352
6.6.7 条件语句 358
6.6.8 VHDL运算符 361
6.7 结论 365
6.8 例题 365
习题 374
参考文献 379
第7章 触发器、寄存器、计数器和一个简单的处理器 381
7.1 基本锁存器 383
7.2 门控SR锁存器 385
7.2.1 门控SR锁存器与NAND逻辑门 387
7.3 门控D锁存器 388
7.3.1 传播延迟的效果 390
7.4 主从和边缘触发D锁存器 391
7.4.1 主从D锁存器 391
7.4.2 边缘触发D锁存器 391
7.4.3 D锁存器的清零与预置 395
7.4.4 锁存器时序参数 396
7.5 T锁存器 398
7.5.1 配置锁存器 399
7.6 JK锁存器 400
7.7 术语小结 401
7.8 寄存器 401
7.8.1 移位寄存器 401
7.8.2 并行访问移位寄存器 402
7.9 计数器 404
7.9.1 异步计数器 404
7.9.2 同步计数器 406
7.9.3 计数器与并联负载 411
7.10 重设同步 411
7.11 其他类型的计数器 415
7.11.1 BCD计数器 415
7.11.2 环形计数器 416
7.11.3 约翰逊计数器 417
7.11.4 计数器设计小结 418
7.12 使用存储元素与CAD工具 418
7.12.1 在方案中包含存储元素 418
7.12.2 为存储元素使用VHDL构件 421
7.13 使用寄存器与计数器及CAD工具 426
7.13.1 在方案中包含寄存器和计数器 426
7.13.2 VHDL代码中的寄存器和计数器 428
7.13.3 为寄存器和计数器使用VHDL顺序语句 430
7.14 设计示例 438
7.14.1 总线结构 438
7.14.2 简单处理器 450
7.14.3 反应定时器 463
7.14.4 寄存器传输级别(RTL)码 468
7.15 触发器电路的时序分析 469
7.16 结论 471
7.17 例题 472
习题 476
参考文献 483
第8章 同步顺序电路 485
8.1 基本设计步骤 487
8.1.1 状态图 487
8.1.2 状态表 489
8.1.3 状态赋值 489
8.1.4 触发器的选择/下一状态的推导与输出表示 491
8.1.5 时序图 492
8.1.6 设计步骤小结 494
8.2 状态赋值问题 497
8.2.1 单跳编码 500
8.3 米利状态模型 502
8.4 使用CAD工具设计有限状态机 507
8.4.1 摩尔型FSM的VHDL代码 508
8.4.2 VHDL代码的综合 510
8.4.3 电路仿真与测试 512
8.4.4 VHDL代码的一种替代样式 513
8.4.5 使用CAD工具时的设计步骤小结 513
8.4.6 在VHDL中指定状态赋值 515
8.4.7 使用VHDL定义米利FSM 517
8.5 串加器示例 519
8.5.1 用于串加器的米利型FSM 520
8.5.2 用于串加器的摩尔型FSM 522
8.5.3 用于串加器的VHDL代码 524
8.6 状态化简 528
8.6.1 分部化简过程 530
8.6.2 不完全定义的FSM 537
8.7 使用顺序电路方法设计计数器 539
8.7.1 模8计数器的状态图和状态表 539
8.7.2 状态赋值 539
8.7.3 使用D型触发器的实现 541
8.7.4 使用JK型触发器的实现 542
8.7.5 一个不同的计数器示例 547
8.8 FSM作为一个判决器电路 549
8.8.1 判决器电路的实现 553
8.8.2 为FSM最小化输出延时 556
8.8.3 小结 557
8.9 同步顺序电路分析 557
8.10 算术状态机(ASM)图 561
8.11 顺序电路的形式化模型 565
8.12 结论 566
8.13 例题 567
习题 576
参考文献 581
第9章 异步顺序电路 583
9.1 异步方式 584
9.2 异步电路分析 588
9.3 异步电路的综合 596
9.4 状态化简 609
9.5 状态赋值 624
9.5.1 瞬态图 627
9.5.2 推理未指定的下一状态输入 630
9.5.3 使用其他状态变量的状态赋值 634
9.5.4 单跳状态赋值 639
9.6 危害 640
9.6.1 静态危害 641
9.6.2 动态危害 645
9.6.3 危害的意义 646
9.7 一个完整的设计示例 648
9.7.1 自动售货机控制器 648
9.8 结论 653
9.9 例题 655
习题 663
参考文献 667
第10章 数字系统设计 669
10.1 构件块电路 670
10.1.1 带使能输入的触发器和寄存器 670
10.1.2 带使能输入的移位寄存器 672
10.1.3 静态随机访问存储器(SRAM) 674
10.1.4 PLD中的SRAM块 679
10.2 设计示例 679
10.2.1 位计数电路 679
10.2.2 ASM图隐时序信息 681
10.2.3 移加乘法器 683
10.2.4 除法器 692
10.2.5 算术平均 702
10.2.6 排序运算 708
10.3 时钟同步 719
10.3.1 相偏 719
10.3.2 触发器时序参数 720
10.3.3 触发器的异步输入 723
10.3.4 开关去抖 724
10.4 结论 724
习题 726
参考文献 730
第11章 逻辑电路测试 731
11.1 错误模型 732
11.1.1 Stuck-at模型 732
11.1.2 一个和多个错误 733
11.1.3 CMOS电路 733
11.2 一个测试集的复杂度 733
11.3 路径敏感 735
11.3.1 指定错误的检测 737
11.4 树形结构电路 739
11.5 随机测试 740
11.6 顺序电路测试 743
11.6.1 可测试性设计 743
11.7 内置自测 747
11.7.1 内置逻辑块观测器 751
11.7.2 签名分析 753
11.7.3 边界扫描 754
11.8 印制电路板 754
11.8.1 PCB测试 756
11.8.2 仪器 757
11.9 结论 758
习题 758
参考文献 761
第12章 计算机辅助设计工具 763
12.1 综合 764
12.1.1 网表生成 764
12.1.2 逻辑门优化 764
12.1.3 技术线路图 766
12.2 物理设计 770
12.2.1 布局 773
12.2.2 布线 774
12.2.3 静态时序分析 775
12.3 结论 777
参考文献 777
部分参考答案 779
……
序言 本书适用于数字逻辑设计的简介课程。数字逻辑设计是多数电气与计算机工程学科的基础课程。成功的数字逻辑电路设计人员需要较好地理解基本概念并牢固地掌握计算机辅助设计（CAD）工具。本书很好地折中了基本概念与CAD工具的实际应用。
本书的主要目标如下：(1) 教授学生关于手工进行数字设计的基本概念；(2) 给出使用CAD工具手工设计数字电路的详细方法。现在设计人员不再使用手工方式，这里给出手工方式的目的在于为学生提供数字电路运行的直观感受。此外，手工方式提供了CAD工具所执行操作类型的示例，因此与自动设计相比也有其优点。全书借助于简单电路设计的示例引入基本概念，电路设计时既采用手工方式，也采用基于CAD工具的现代方法。在学生建立基本概念之后，书中会使用CAD工具提供更复杂的示例。因此，本书的重点在于现代设计方法，以演示数字设计是如何进行的。
技术与CAD支持
本书探讨现代数字电路的实现技术。重点在于可编程逻辑器件（PLD），PLD是课程教学中最合适的技术。首先，PLD广泛用于实践中，且几乎适合所有类型的数字电路设计。事实上，学生工作后更可能会进行基于PLD的设计。其次，PLD中的电路由终端用户编程实现。因此，学生会在实验室条件下得到许多机会来采用实际的芯片实现书中的设计示例。学生也可在自己的计算机中仿真所设计电路的行为。我们在设计中使用两种最为流行的PLD：复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）。
CAD支持基于软件Altera Quartus II。Quartus II在Altera CPLD和FPGA中提供自动的设计成图，而Altera CPLD和FPGA则是业界最广泛使用的PLD。Quartus II吸引我们的特性主要如下：
● 它是一种商业产品。学生可很容易地将设计输入到CAD系统中，将设计编译到一个选取的器件（器件的选择可随时更改，且设计可针对不同的器件），仿真结果电路的功能，且如果实验室条件允许，学生可用实际的器件实现该设计。
● 它使用硬件描述语言（HDL）和方案捕获来提供输入。在本书中，我们强调基于HDL的设计，因为基于HDL的设计是实践中使用最有效率的设计方法。我们会详细描述IEEE标准VHDL语言并在示例中广泛使用。
● 它可自动地将设计针对不同类型的器件。该特性允许我们演示目标器件架构影响设计人员的电路的方法。
● 它可用在多数类型的计算机上。Quartus II可运行在使用Microsoft Windows的计算机上，但Altera的大学计划软件也可在其他机器上使用，如SUN或HP工作站。
本书的范围
第1章简介设计数字系统的过程，探讨设计过程的关键步骤并解释如何使用CAD工具来自动完成任务。此外，还会介绍二进制数。
第2章介绍逻辑电路的基本概念，给出使用逻辑代数来表示电路的方法。此外，还会简介VHDL。
第3章介绍数字电路。首先介绍如何使用晶体管来建立基本的逻辑门，随后介绍影响电路性能的各种因素。重点在于最新技术，特别是CMOS技术和可编程逻辑器件。
第4章介绍组合电路的综合。内容涉及综合过程的各个方面，包括初始设计、优化步骤，并介绍用于该目的的CAD工具。
第5章介绍执行算术运算的电路。首先探讨数字系统中的数字表示，然后介绍如何使用逻辑电路来操纵这些数字。此外，本章还演示了如何使用VHDL来指定期望的功能，以及CAD工具如何用来开发所需电路的机制。
第6章介绍用做构件块的组合电路。包括编码器、解码器和乘法器电路。这些电路非常便于演示许多VHDL构造的应用，为读者提供机会来发现VHDL的高级特性。
第7章介绍存储器。内容涉及实现常规结构的移位寄存器和计数器，包含这些结构的VHDL设计。此外，本章还介绍了较大系统的设计方法。
第8章介绍同步顺序电路（有限状态机），解释这些电路的行为并手工或自动开发实际设计技术。
第9章探讨异步顺序电路。尽管有点重复，但可给出这种电路的主要特性。尽管实际中很少使用异步电路，但应引起我们的重视，因为异步电路可为我们提供相当低的功耗。
第10章探讨真实系统设计中出现的实际问题，给出实际中经常碰到的问题及克服方法。大电路示例演示了设计数字系统的层次方法。提供了这些电路的完整VHDL代码。
第11章介绍测试。逻辑电路的设计人员必须了解测试电路的需要，并应能掌握测试的基本方法。
第12章介绍一个完整的CAD流程，以指导设计人员进行数字电路的设计、实现及测试。
课程覆盖范围
本书涉及两个学期课程的所有材料。一个学期学完本书也是可能的，前提是老师不过多地着墨于VHDL和CAD工具。为使学生在一个学期内学完本书，我们以模块的方式组织了VHDL内容。我们在多伦多大学教学的经验表明，教师只需花3～4学时来讲授VHDL，而将主要精力集中在顺序电路上。书中给出的VHDL示例大多是自我解释型的，学生很容易看懂。此外，教师需要讲解如何使用CAD工具。
在不讲授VHDL的前提下，本书还可用做逻辑设计课程的教材。但即使是VHDL的初步知识，对学生也是有益的，对设计人员更是如此。
一学期课程
第1章中的多数内容属于简介内容，目的在于激发学生的学习兴趣。学生可很容易地学习这些内容。
讲义中应包含如下内容：
● 第1章的1.6节。
● 第2章的所有内容。
● 第3章的3.1～3.7节。此外，如果学生具备一些电路的基本知识，可包含3.8节和3.9节的内容。
● 第4章的4.1～4.7节，以及4.12节。
● 第5章的5.1～5.5节。
● 第6章的所有章节。
● 第7章的所有章节。
● 第8章的8.1～8.9节。
如果时间允许，可包含第9章中的9.1～9.3节，以及第10章中的一个或两个示例。
一季度课程
一季度课程可包含如下内容：
● 第1章的1.6节。
● 第2章的所有内容。
● 第3章的3.1～3.3节。
● 第4章的4.1～4.5节，以及4.12节。
● 第5章的5.1～5.3节，以及5.5节。
● 第6章的所有内容。
● 第7章的7.1～7.10节，以及7.13节。
● 第8章的8.1～8.5节。
更传统的方法
第2章和第4章中的内容介绍布尔代数、组合逻辑电路及基本的化简技术。第2章仅使用AND、OR、NOT、NAND和NOE门来介绍这些主题。第3章探讨实现技术的细节，第4章介绍综合技术及其他类型的逻辑门。第4章中的内容需要学生先掌握NAND、NOR和XOR逻辑门以及各种可编程逻辑器件的内容。
需要包含更多内容的教师可考虑包含第2章及第4章的内容。为理解NAND、NOR和XOR逻辑门的用途，只需要教师提供这些逻辑门的基本定义。
VHDL
VHDL是一种复杂的语言，一些教师认为对初学者来说较难掌握。我们考虑到了该问题并试图解决它。不需要介绍整个VHDL语言。在书中，我们给出了用于设计和综合逻辑电路的重要VHDL构造。其他许多构造，如仅在仿真时使用该语言有意义的构造，则省略了。VHDL的内容介绍是逐步深入的，只是在需要高级特性时才在文中给出。
本书包含有150个VHDL代码示例。这些示例演示了VHDL用于描述大量逻辑电路的方式。
例题
书中每章均包含了一些例题，这些例题可指导学生解答习题。
习题
本书中提供有超过400道习题。书末给出了部分习题的答案。所有习题的答案提供在本书的解答手册中。
实验
本书可作为不包含实验的课程使用。若不包含实验课，则学生通过使用CAD工具来仿真所设计电路的运行，可获得有用的实践经验。如果有附加实验，那么本书中的许多设计示例也适用。教师可通过访问网页www.mhhe.com/brownvranesic获得本书的解答手册及PPT。
致谢
感谢对本书提供过帮助的所有人员。Kelly Chan对手稿进行了技术性审定。Dan Vranesic绘制了一些图形，并与Dashanand Singh一起准备了解答手册。Tom Czajkowski检查了部分习题的答案。Jonathan Rose提供了一些有益的建议。新泽西理工学院的William Barnes、北卡罗莱纳州立大学的Thomas Bradicich，McGill大学的James Clark，乔治亚理工学院的Stephen Deweerth，北卡罗莱纳州立大学的小Clay Gloster，皇后大学的Carl Hamacher，克罗拉多大学的Vincent Heuring，威斯康星大学的Yu Hen Hu，得克萨斯大学的Wei-Ming Lin，滑铁卢大学的Wayne Loucks，Ryerson大学的Nagi Mekhiel，堪萨斯州立大学的Maritza Muguira，犹他大学的Chris Myers，McMaster大学的Nicola Nicolici，加利福尼亚大学的Vojin Oklobdzija，罗切斯特理工大学的James Paler，阿尔伯特大学的Witold Pedrycz，南加利福尼亚大学的Gandhi Puvvada，密尔沃基工程学校的Teodoro Robles，波士顿大学的Tatyana Roziner，卡内基?梅隆大学的Rob Rutenbar，佛罗里达大学的Eric Schwartz，俄勒冈州立大学的Wen-Tsong Shiue，马里兰大学的小Charles Silio，密苏里大学的Scott Smith，爱荷华州立大学的Arun Somani，得克萨斯大学的Bernard Svihel，英国哥伦比亚大学的Steve Wilton，北达科他州立大学的Chao You，以及McGill大学的Zeljko Zilic，审读了本书并提供了许多建设性意见。
感谢Altera公司提供Quartus II系统，尤其要感谢Chris Balough、Misha Burich和Udi Landen。还要感谢McGraw-Hill公司员工的支持。感谢来自Raghothaman Srinivasan, Darlene Schueller, April Southwood, Curt Reynolds, Laurie Janssen, Kara Kudronowica, Stacy Patch, Linda Avenarius, Lori Hancock和Kris Tibbetts的帮助。
文摘 插图：
So far we have assumed that the or gates in a PAL，as in a PLA，connect directlv tOthe output pms ofthe chip.In many PALs extra circuitry is added at the output ofeach or gate to provide additional flexibility.It is customary to use the term macrocell to refer tothe or gate combined with the extra circuitry.An exarilpie of the flexibility that may be provided It a macrocell is given in Figure 3 29.The symbol labeled flip-flop represents a memory element?It stores the value produced by the or gate output at a particular pointin time and can hold that value indefinitely.The flip-flop is controlled by the signal calledclock?When clock makes a transition from logic value 0 to 1.the flip.flop stores the valueat its D mput at that time and this value appears at the flip-flop’s Q output FIip-flops areusedtorimplementingmanytypes oflogic circuits，aswewill showinChapter7.
In section 2.8.2 we discussed a 2-to-1 multiplexer circuit.It has two data inputs.aselect input，and one output.The select input is used to choose one of the data inputs asthe multiplexer’s output.In Figure 3 29 a 2-to-1 multiplexer selects as an output from mePAL either the OR-gate output or the flip-flop output The multiplexer’s select line can beprogrammed to be either 0 or 1 Figure 3.29 shows another logic gate.called a tri.stateDuller,connectedbetweenthemultiplexerandthePALoutput.Wediscusstri.
